数字逻辑与数字系统
基础知识
逻辑门
单输入逻辑门
两输入逻辑门
)
多输入逻辑门
自己想
CMOS晶体管
组合逻辑设计
引言
数字逻辑电路
是一个可以处理离散值变量的网络
有输入、输出、功能规范和时序规范
结点和模块
结点是一段导线,通过电压传递离散值变量
- 输入节点
- 输出结点
- 内部结点
模块本身是一个带有输入、输出、功能规范和时序规范的电路
数字逻辑电路的分类
- 组合逻辑电路
- 任一时刻的输出仅由该时刻的输入信号决定
- 无记忆
- 时序逻辑电路
- 任一时刻的输出由该时刻的输入和电路该时刻的状态共同决定
- 有记忆
组合逻辑电路
- 每个电路模块都是一个组合逻辑电路
- 每个电路结点要么是输入,要么只连接一个电路的一个输出端
- 电路中不包含回路
布尔代数
- 值:0或1
- 计算:与(·)或(+)非($\overline{A}$)
最大项$M_i$和最小项$m_i$
蕴含项
项的成绩
最小项
包含全部输入变量的乘积项
$m_i$为使最小项为1所对应的等效十进制数
最大项
包含全部输入变量的求和项
$M_i$为使最大项为0所对应的等效十进制数
与或式和或与式
就是先与后或或者先或后与
布尔表达式与真值表的转换
从逻辑到门
需要掌握:从布尔表达式画门;优先级电路
挺简单的,看看PPT就成,注意要遵循画图逻辑,比如左上进右下出,T型图没有点,交叉电路连接带点不连接不带。
多级组合逻辑
减少硬件
- 转化为与或式
- 采用多级逻辑
- 可以减少门电路数量
- 减少扇入数
推气泡
- CMOS中常常使用与非门和或非门
- 气泡可以通过德摩根定律在与门或门的前后转换
- 一根导线上前后都有气泡可以抵消
X和Z
X
可以用于非法值或者无关项。
Z
浮点值,表示可能为0或1输出不确定。不意味着电路一定出错。
三态缓冲器
在buf上多出一根线,表示使能端
卡诺图
包含小方块的几何图形
合并最小项
标1的方格相邻可以合为一项
四个相邻可以消去两个
有三个相邻可以消去3个
卡诺图化简
见PPT
组合逻辑中的时序问题
具有传播延迟$t_{pd}$和最小延迟$t_{cd}$
关键路径和最短路径分别指信号传输最慢的路径和最快的路径
毛刺
毛刺是一个输入改变引起输出的多次变化,其原因是是传播延迟和最小延迟导致的
当信号的变化在卡诺图中穿越2个主蕴含项的边缘时会出现“毛刺”
通过增加主蕴含项来盖住边缘可以避免毛刺
本博客所有文章除特别声明外,均采用 CC BY-NC-SA 4.0 许可协议。转载请注明来自 X Mεl0n | 随手记!
评论